解读

国内数字后端面试常把“建立/保持时间”当成“送分题”，但在IC验证岗里，它却是区分“只会跑仿真”与“能 sign-off”的关键分水岭。验证工程师必须证明：在PVT（工艺、电压、温度）全域范围内，RTL 功能正确且时序收敛。若只回答“建立时间是Tsetup，保持时间是Thold”，等于告诉面试官“我只背过课本”。验证场景下，需要把静态时序分析（STA）的“时序违例”翻译成动态仿真的“激励约束”，再用断言、功能覆盖率、门级后仿等手段把“时序风险”变成“可量化的验证结论”。因此，答案必须同时覆盖：物理意义 → 验证建模 → 风险收敛方法 → 流片前 sign-off 标准，四步闭环。

知识点

1. 建立时间 Tsetup：时钟有效沿到来前，数据输入必须稳定的最小时间；保持时间 Thold：时钟有效沿到来后，数据输入必须继续稳定的最小时间。二者共同构成“时序安全窗”。
2. 时序弧：launch edge → 组合逻辑延迟 → capture edge；Tsetup/Thold 违例即“数据窗”与“时钟窗”重叠。
3. 验证视角分类： a) 功能验证阶段：用“零延迟”模型，Tsetup/Thold 表现为“时钟-数据 skew”约束，写在 UVM sequence 或 SVA 断言里，确保激励不违反协议级时序。 b) 门级后仿（SDF 标注）：把 STA 抽取的 max/min 延迟反标到网表，跑“timing check”仿真，观察 $setup、$hold 系统任务是否报违例。 c) 形式验证：用 SLEC 或 Questa Formal 证明“在任何合法时钟周期内，不存在 setup/hold 违例”。 d) 功耗-性能验证：动态电压频率调节（DVFS）场景下，建立时间决定最高频率 Fmax，保持时间决定最低电压 Vmin；验证需遍历所有 OPP 点。
4. sign-off 标准：国内主流工艺节点（28 nm 及以下）要求“零建立违例 + 保持违例 ≤ 10 ps 且总数 ≤ 10 条”，并在 ECO 阶段通过插入延迟缓冲器或时钟树调整全部清零；验证团队需在验证报告里给出“后仿覆盖率 100 %、违例清零截图、PT 时序报告编号”三件套。

答案

建立时间（Tsetup）指在时钟采样沿到来之前，数据必须提前稳定的最小时间；保持时间（Thold）指在时钟采样沿到来之后，数据必须继续维持稳定的最小时间。二者本质上是触发器内部晶体管翻转所需“数据-时钟”重叠窗口的物理约束。

在 IC 验证中的重要性体现在四个方面：

1. 功能正确性：验证平台必须在激励层就避免“协议级”时序违例。例如，在 UVM sequence 中利用 setup_time_constraint::randomize() with { clk_to_q + logic_delay + skew < period - tsetup; }，确保动态仿真不会出现“亚稳态”功能误判。
2. 门级签核：带 SDF 的后仿真是国内流片前必交材料。通过 $setup(clk, posedge, tsetup)、$hold(clk, posedge, thold) 系统任务，实时检测违例并 dump 波形；一旦发现违例，立即返回给后端做 ECO，验证团队负责复测并更新“后仿回归报告”。
3. 覆盖率闭环：建立/保持违例属于“时序功能覆盖率”点，在验证计划里单独列为 timing_cg；只有“零违例”且“覆盖 100 %”才能进入 sign-off 评审，否则 TCQ（Tape-out Quality）红灯。
4. 风险评估与回读：国内晶圆厂（SMIC、HLMC）对 28 nm 及以下要求“零建立违例 + 保持余量 ≥ 5 % 周期”；验证团队需在评审会上用 PrimeTime 报告 + 后仿 log 证明“余量已达标”，否则流片申请将被驳回。

简言之，建立/保持时间不仅是后端时序指标，更是验证“质量守门员”能否把住最后一道关的核心 KPI；验证工程师必须能把静态 STA 语言翻译成动态仿真语言，再用覆盖率、断言、后仿三把锁确保“零逃逸”。

拓展思考

1. 先进工艺（7 nm、5 nm）出现“片上变异”（OCV）和“时钟漂移”（Clock Jitter），Tsetup/Thold 本身变成随机变量；验证侧可用 Statistical SDF 或 Monte-Carlo 门级仿真，结合 UVM 的 randomize() with 分布函数，把“3σ 违例概率”压到 0.1 ppm 以下。
2. 高速接口（PCIe5、DDR5）采用“源同步时钟”或“嵌入式时钟”，建立/保持时间概念被“眼图”替代；验证需用 IBIS-AMI 模型跑通道仿真，再用 SVA 写“眼高 ≥ 30 mV、眼宽 ≥ 0.4 UI”的断言，实现“时序-信号完整性”联合验证。
3. 低功耗场景（UPF）下，电压域切换会导致单元延迟突变，可能把原本“余量 20 ps”的保持违例放大到 50 ps；验证需在“电源状态转换序列”里插入专门的“保持时间冲击测试”，用 Formal 证明“任何电源状态切换都不会引入新的保持违例”，否则不能开 DVFS。
4. 国内越来越多公司采用“Shift-left”流程，把 STA 的 Tsetup/Thold 违例提前到 RTL 阶段用“静态时序断言”（Static Timing Assertion）扫描；验证团队可写 Python 脚本解析 .lib，自动生成 SVA 约束，实现“RTL 级零违例”后再进入综合，显著减少后端迭代次数。