解读

在国内数字芯片验证岗位面试中，面试官抛出“如何写自定义 transaction”通常不是想听背诵 UVM cookbook，而是考察三件事：

1. 是否真正理解 transaction 在验证平台中的“数据骨架”地位——它决定了激励如何产生、如何被 driver 采样、如何被 scoreboard 比对；
2. 是否能把 SystemVerilog 语法（随机约束、覆盖率、内存管理）与协议特征结合起来，写出“可约束、可扩展、可调试”的类；
3. 是否具备 sign-off 意识：字段命名、位宽、对齐方式、packed/unpacked 选择、深拷贝、打印格式都要与 RTL 设计文档、验证计划、后端 reviewers 保持一致，避免在 FPGA 原型或硅后测试阶段才发现“transaction 位宽与寄存器定义不一致”的低级错误。
   因此，回答时要围绕“协议正确 + 随机友好 + 调试友好 + 性能友好”四个维度展开，并给出可直接落地的代码骨架。

知识点

1. SystemVerilog 类随机化机制：rand、randc、constraint、soft constraint、pre_randomize/post_randomize。
2. 深拷贝与浅拷贝：实现 copy()、do_copy()、clone()，防止 scoreboard 比对时出现句柄污染。
3. 打包与解包：pack_bytes()/unpack_bytes() 用于硬件加速平台或 FPGA 原型；packed 结构体 vs. unpacked 数组对仿真器内存布局的影响。
4. 覆盖率采样：在 transaction 内部内嵌 covergroup，或在外部通过 covergroup 采样，解决“字段交叉”与“非法组合”过滤。
5. 打印与调试：实现 convert2string()、do_print()、uvm_field_* 宏的优缺点，以及国内团队常用的“十六进制对齐打印”规范。
6. 性能陷阱：避免在 hot path 中频繁 new()，使用对象池（uvm_object_pool）或静态数组预分配；对大数据字段（如 4K 字节载荷）使用 ref 传递。
7. 协议一致性：位宽、字节序、保留位、版本号字段必须与 design spec 一一对应，并在类头注释里写明“对应文档章节 + 作者 + 日期”，方便后端 review。
8. 版本控制：国内项目多使用 Git-LFS 管理大型验证环境，transaction 类头文件要加 $Id$ 关键字，防止多人同时修改字段顺序导致 merge 冲突。

答案

下面给出一个可直接落地的 AXI4-Lite 写事务类，演示“协议正确 + 随机友好 + 调试友好 + 性能友好”的最佳实践。读者可据此举一反三到 AXI4-Full、AHB、PCIe、自定义总线等场景。

// axi4lite_write_transaction.sv
// 版本：v1.2
// 对应设计文档：AXI4-Lite 接口设计规格 v3.1，第4.2节
// 作者：zhangsan@example.com 2024-05-01

`ifndef __AXI4LITE_WRITE_TRANSACTION_SV__
`define __AXI4LITE_WRITE_TRANSACTION_SV__

class axi4lite_write_transaction extends uvm_sequence_item;
  // 1. 协议字段：与 RTL 端口一一对应，位宽严格对齐
  rand bit [31:0] addr;      // 字节地址
  rand bit [31:0] data;      // 写数据
  rand bit [3:0]  strb;      // 字节使能
  rand bit        prot;      // 保护类型

  // 2. 验证辅助字段：不参与硬件传输，但用于调试与覆盖率
  rand int        burst_len; // 仅用于随机约束，硬件固定为1
  time            ts;        // 时间戳，用于性能分析

  // 3. 约束：保证协议合法
  constraint legal_strb {
    strb inside {4'b0001, 4'b0010, 4'b0100, 4'b1000,
                 4'b0011, 4'b1100, 4'b1111};
  }
  constraint addr_align {
    addr[1:0] == 0;          // 32bit 对齐
  }
  constraint burst_one {
    burst_len == 1;
  }

  // 4. 覆盖率：内嵌 covergroup，采样合法与边界场景
  covergroup cg_axi4lite;
    option.per_instance = 1;
    addr_cp: coverpoint addr {
      bins low  = {[0:32'h0FFF]};
      bins mid  = {[32'h1000:32'h1FFF]};
      bins high = {[32'h2000:32'hFFFF_FFFF]};
    }
    strb_cp: coverpoint strb {
      bins single = {4'b0001, 4'b0010, 4'b0100, 4'b1000};
      bins dual   = {4'b0011, 4'b1100};
      bins full   = {4'b1111};
    }
    cross_addr_strb: cross addr_cp, strb_cp;
  endgroup

  // 5. 对象方法
  extern function new(string name = "axi4lite_write_transaction");
  extern function void do_copy(uvm_object rhs);
  extern function bit do_compare(uvm_object rhs, uvm_comparer comparer);
  extern function string convert2string();
  extern function void do_record(uvm_recorder recorder);
  extern function void pack_bytes(ref byte bytes[], input uvm_packer packer = null);
  extern function void unpack_bytes(const ref byte bytes[], input uvm_packer packer = null);
  extern function void sample_coverage();
endclass

function axi4lite_write_transaction::new(string name = "axi4lite_write_transaction");
  super.new(name);
  cg_axi4lite = new();
  ts = $time;
endfunction

function void axi4lite_write_transaction::do_copy(uvm_object rhs);
  axi4lite_write_transaction tr;
  if(!$cast(tr, rhs)) begin
    `uvm_fatal("DO_COPY", "Cast failed")
  end
  super.do_copy(rhs);
  addr      = tr.addr;
  data      = tr.data;
  strb      = tr.strb;
  prot      = tr.prot;
  burst_len = tr.burst_len;
  ts        = tr.ts;
endfunction

function bit axi4lite_write_transaction::do_compare(uvm_object rhs, uvm_comparer comparer);
  axi4lite_write_transaction tr;
  if(!$cast(tr, rhs)) return 0;
  return (super.do_compare(rhs, comparer) &&
          addr == tr.addr &&
          data == tr.data &&
          strb == tr.strb &&
          prot == tr.prot);
endfunction

function string axi4lite_write_transaction::convert2string();
  return $sformatf("addr=0x%08h data=0x%08h strb=0x%h prot=0x%h @%0t",
                   addr, data, strb, prot, ts);
endfunction

function void axi4lite_write_transaction::do_record(uvm_recorder recorder);
  super.do_record(recorder);
  `uvm_record_field("addr", addr)
  `uvm_record_field("data", data)
  `uvm_record_field("strb", strb)
  `uvm_record_field("prot", prot)
endfunction

function void axi4lite_write_transaction::pack_bytes(ref byte bytes[], input uvm_packer packer = null);
  int n_bytes = 12; // 4+4+4
  if(packer == null) packer = uvm_default_packer;
  packer.pack_field_int(addr, 32);
  packer.pack_field_int(data, 32);
  packer.pack_field_int(strb,  4);
  packer.pack_field_int(prot,  2);
  bytes = new[n_bytes];
  bytes = {<<8{packer.get_packed_bits()}};
endfunction

function void axi4lite_write_transaction::unpack_bytes(const ref byte bytes[], input uvm_packer packer = null);
  if(packer == null) packer = uvm_default_packer;
  packer.set_packed_bits({<<8{bytes}});
  addr = packer.unpack_field_int(32);
  data = packer.unpack_field_int(32);
  strb = packer.unpack_field_int(4);
  prot = packer.unpack_field_int(2);
endfunction

function void axi4lite_write_transaction::sample_coverage();
  cg_axi4lite.sample();
endfunction

`endif // __AXI4LITE_WRITE_TRANSACTION_SV__

使用示例（在 sequence 中）：

task body();
  axi4lite_write_transaction tr;
  repeat(100) begin
    `uvm_do_with(tr, {
      addr inside {[32'h0000_0000:32'h0000_0FFF]};
      strb == 4'b1111;
    })
    tr.sample_coverage();
  end
endtask

拓展思考

1. 多层继承与 mixin：当协议升级（如 AXI4-Lite 扩展到 AXI4-Full）时，是通过继承 axi4lite_write_transaction 增加 burst 字段，还是使用 mixin 模板类？国内项目更偏向“组合优于继承”，避免深层继承导致 constraint 冲突。
2. 端到端一致性检查：在硬件加速平台中，transaction 先 pack 成字节流送给 DUT，再 unpack 回 scoreboard 比对，如何确保 pack/unpack 与 RTL 字节序一致？建议在 transaction 类中增加 static function bit check_endian()，在 env 初始化阶段断言。
3. 低功耗验证：若设计支持动态电源门控，transaction 需要增加 bit power_domain 字段，并在 constraint 中禁止跨电域访问，否则可能出现“RTL 允许但真实芯片掉电”的漏洞。
4. 性能回归：在大容量 DMA 场景，transaction 对象频繁 new/delete 会成为仿真瓶颈。国内头部公司做法是在 sequence 里预分配 10k 对象池，使用 uvm_object_pool#(axi4_write_transaction)::get_global_pool()，并在 post_randomize() 中清零动态数组，防止“脏数据”传播。
5. 安全验证：车规芯片要求满足 ISO 26262，transaction 的随机约束必须提供“故障注入”模式，即在 uvm_cmdline_processor 中读取 +fault_inj=1 时，允许产生非法 strb、地址越界等场景，以验证 DUT 的异常处理逻辑。