解读

面试官把“性能测试”范畴从后台服务器延伸到边缘端，考察三件事：

1. 能否把“温度-频率-性能”三元关系量化成可测试指标；
2. 能否在测试台上复现 90 ℃场景并给出可重复的压测脚本；
3. 能否用数据证明“降频后准确率损失 ≤ 1 %”且满足 SLA。
   简言之，不是让你写驱动代码，而是让你用性能测试工程师的视角，把“热”和“准”同时管起来。

知识点

1. 边缘 SoC 热管理框架：Linux Thermal Zone、IPA（Intelligent Power Allocation）、HW throttle 点。
2. AI 推理性能指标：FPS、Latency-99th、TOPS/W；准确率指标：Top-1/Top-5、mAP、F1。
3. DVFS 与热控策略：cpufreq、devfreq、GPU/NNPU 频率表、throttle 温度门限。
4. 性能测试方法：
   • 负载模型：真实摄像头 30 fps 输入 + 8 路并发推理；
   • 压力模型：恒温箱 45 ℃环温，长时间 soak 12 h；
   • 瓶颈定位：perf + ftrace 抓热点，红外热成像找热点区块。
5. 量化与剪枝：INT8 校准、稀疏化、通道剪枝，对准确率影响可预测。
6. 实验设计：A/B 测试，同批 10 k 图片，置信区间 95 %，允许误差 0.3 %。
7. 国标/行标：GB/T 9813-2000 对边缘计算节点表面温度 ≤ 95 ℃；车载前装 AEC-Q100 Grade 2 结温 105 ℃。

答案

回答采用“测试方案 + 数据证据”双轨，控制在 3 分钟面试时长内。

1. 建立可复现的“90 ℃”测试基线
   a. 把设备放进环温 45 ℃的温箱，风冷散热，红外探头校准到 ±1 ℃；
   b. 用公司自研压测工具 EdgeBurn 持续注入 4K 随机帧，使 NPU 利用率 95 %，10 min 后 SoC 报文温度 90 ℃，误差 ±0.5 ℃，记为 T0。

2. 动态降频脚本（测试视角，不碰驱动）
   a. 通过 sysfs 读出当前 thermal zone 温度，每 1 s 采样；
   b. 当 T ≥ 88 ℃触发降级：

   • CPU 大核限频 1.0 GHz→0.8 GHz；
   • NPU 限频 800 MHz→600 MHz；
   • 若 5 s 内仍 ≥ 88 ℃，再降一档，最低到 400 MHz；
     c. 当 T ≤ 75 ℃持续 30 s，逐级升回，回退步长 100 MHz，防止震荡。
     脚本用 Python + shell，放在 GitLab CI，每次固件迭代自动跑 50 轮，保证一致性。

3. 准确率回归实验
   a. 选业务方认可的 10 k 张现场图片作为黄金数据集；
   b. 在 T0（90 ℃不降频）跑推理，记录 Top-1 准确率 A0；
   c. 在同环境、同批图片下降频到 600 MHz，跑 30 次取平均得 A1；
   d. 计算 ΔA = |A0 – A1|，要求 ΔA ≤ 1 %；
   e. 若 ΔA > 1 %，启用模型量化补偿：

   • 对最后一层 FC 做 INT8 校准，重跑上述实验；
   • 经验上 600 MHz+INT8 可把 ΔA 压到 0.6 %，满足要求。

4. 输出测试报告（面试现场可直接说“我会给开发这样一份报告”）

   • 摘要：降频后最高温度 82 ℃，ΔA 0.6 %，FPS 从 55 降到 42，仍 ≥ SLA 40 fps；
   • 风险：环温 > 50 ℃时需再降一档，FPS 可能跌破 40，建议改散热片；
   • 建议：把 throttle 门限从 90 ℃提前到 85 ℃，可延长芯片寿命 15 %，用户无感。

拓展思考

1. 如果客户把设备封在防水盒里，自然对流几乎为零，如何重定义“90 ℃”测试基准？
   → 需要把热阻 RθJA 测出来，用 JEDEC 51 标准板做对比实验，把环温修正到 35 ℃ 就能复现 90 ℃结温，避免每次都要高温箱。

2. 当模型更新为 Transformer 结构，计算密度变大，降频后 FPS 损失 30 %，已低于 SLA，测试如何给算法团队提诉求？
   → 用 perf 抓算子热点，给出“哪 5 个 OP 占 70 % 耗时”数据，推动做算子融合或接入 NNAPI 新加速器，测试用数据说话，而不是单纯要求“再优化”。

3. 国标正在讨论把边缘设备表面温度上限降到 85 ℃，测试团队如何提前布局？
   → 现在就把 85 ℃ 作为内部 A 类缺陷门限，建立回归基线；同时把降频脚本改成 80 ℃ 触发，提前验证，保证标准一旦落地，固件无需紧急补丁即可过认证。